1. DDR差分直角走线
2. 时钟电阻建议放置在末端
3. DDR碎铜
4. DDR电源地的走线尽量加粗，目前太细
5.参考电压VERF建议加粗
6. 以太网芯片发送接受信号拉开4W以上间距
7. 加粗变压器电源线
8. 亮网络，该网络其实是地网络
9. 区域应该如下图所示，但RJ45使用的地跟板内的地为一致的，建议修改原理图，让网口地通过高压电容与板内的地相连，不然像板子的这种挖空意义不大。
10. 调整布局，拉开导线间距
11. en，fb接错位置，电容放在底层的大电容下面
12 .圆圈处的地孔删掉，造成平面瓶颈
EDA设计智汇馆由多名来自于EDA行业设计第一线的资深工程师发起成立，专注于EMC、EDA、仿真、硬件设计研发人才的培养。成立以来，我们成功推出了EDA设计软件、 硬件设计、仿真设计等多套经典视频培训课程、并与电子工业出版社合作出版多本专业教材图书，帮助了上万名工程技术人员和高校师生提升了专业技术能力。
EDA设计智汇馆致力于推行系统化、模块化的信号完整性设计流程和高速PCB设计方法，集中精力打造实战落地式（理论+实战经验+实操）技术服务。自成立起先后给北京、上海、武汉、成都、深圳、广州、东莞等地多家电子公司研发部做过集体Allegro\PADS\AD\仿真\高速PCB设计培训，深得公司的一致好评。
